作为软件开发者，相信大家对集成开发环境并不陌生，而如果你从事linux这种类Unix系统软件的开发，也许对make工具也就应该不会陌生了。

make工具是什么呢？如果我们熟悉集成开发环境，也许就会对某个工程的增量编译不会陌生，而make就类似于管理整个工程，并实现增量编译。换句话说它是一种转化文件形式的工具。当执行它时，它会根据文件的依赖关系检查所依赖文件的修改时间来确定该目标文件是否需要重新编译。

我们知道make命令相当智能，但光靠其自身还是无法获取到该如何去构建用户的应用程序，因此你必须给它提供一个能引导它如何构建用户应用程序的文件，这个文件叫做makefile。

值得注意的是，尽管我们多数时候是用make工具来编译我们的源代码，并生成可执行代码或库文件的，但它的用处远不止于此，当我们需要将多个输入文件来生成输出文件时，当我们需要进行文档处理时，我们都可以用它来完成任务。

下面将具体讲解重要文件makefile的编写及make工具的使用。

语法

makefile文件到底是什么呢？说到底它就是由一组规则构成。而每个规则则是由一个或多个目标和一组该目标所依赖的先决条件所组成。因此每个规则的语法为：

目标：依赖（先决条件）

命令

当执行make命令时，它会去读取makefile的内容，首先确定目标文件，然后比较该目标所依赖的源文件（先决条件）的日期和时间以决定该采用如何来构造这个目标。通常若先决条件也是目标时，在生成最终的目标文件之前，它会先生成先决条件等一些中间目标。在执行make命令时，它会根据makefile文件来自行确定各目标文件的构造顺序以及采用正确的规则调用顺序。

需要注意的是，在编写makefile文件时，空格和制表符tab是有区别的。语法中命令所在的行必须以制表符tab开头，而不能用空格。此外，如果文件中某一行以空格结尾，那么它也可能会导致make命令执行失败。因此编写makefile文件必须小心，小心。

下面我们上一个例子来实操一下makefile文件，编写一个如下的makefile文件：

终端输入make命令运行如下：

上面的运行结果不知道友友们发现什么了呢？下面来一一解答makefile运行特点：

• 从makefile源文件可以看出，我们在文件中定义了两个目标：all和test，但当我们只输入make命令时，它其实指检测了运行了第一个目标；
• Makefile语法中的依赖（先决条件）是可选项，如图中的test目标；
• 当运行make指令时，它运行all目标，发现了其存在先决条件，故它确实是先运行了先决条件的目标后，再运行的最后目标的，从最后的输出可以看到；
• 当运行make命令时，若在语法中的命令前不加@，它既会输出命令本身，还会输出命令执行结果，但若在命令前加@，它将不输出命令本身，只输出命令执行结果。

以上特点都可以对照上面的例子加深理解。

变量

尽管make工具并非-门编程语言，但它却具有像编程语言那样处理变量的能力，这就大大方便了我们对makefile文件的修改和维护。

Makefile文件默认的变量分两类：自动变量和预定义变量。

• 自动变量

常见的自动变量的如下表所示。

• 预定义变量

Makefile常见的预定义变量如下。

• 变量的定义和引用

变量定义及赋值，如：CC=gcc，表示变量CC被赋值为gcc编译器。当然变量的值也可设为空值，如CC= ，即可

引用方法：$(变量名) 或 ${变量名}

说明：

变量通常是在makefile文件中定义，但你也可以在输入make命令时，在命令行上给出变量定义。

命令行上的变量将覆盖在makefile文件中的同名变量。

当在makefile文件之外命令行使用变量定义时，需注意变量定义必须以单参数形式传递，即是应避免在变量定义中使用空格或应给变量定义加上双引号，例如，make "CC = gcc" 。

函数

本文仅列出一些在makefile日常编写中需要用到的常用函数，具体如下：

注释

Makefile文件的注释很简单，就是在行前加入#号即可。

make指令

make指令常用选项如下表所示。

通常情况下，我们在终端只输入make后，未加入任何选项，则标准版的make命令会首先在当前目录下查找文件名为makefile的文件，若不存在，它就再找文件名Makefile的文件。但对于GNU Make版本，它则在搜索makefile文件和Makefile文件之前，会首先搜索名为GNUmakefile的文件。

同时需要注意的是为防止文件被make指令误处理，需警惕make指令执行的假目标。从上表可知当我们仅输入make指令时，实际隐式执行 make –f makefile，所以当我们如果指定要make某个目标时，而此目标又在当前目录下有个同名文件，此时就会出现问题。下面还是以开头的一个makefile文件为例进行讲解说明。

开头的一个makefile有个名为test的目标，而我们在当前目录下新建了一个名为test的文件，此时运行make test命令，可以发现它根本就没有如我们所愿去打开makefile中的test目标执行，而是执行了当前目录下的test，整个过程如下图所示。

为了解决这个问题，也为了避开这个坑，我们可以在makefile文件中，将目标采用.PHONY关键字定义一下就好。如上面的例子，我们可以在文件开头定义.PHONY test，此时在运行就没有问题了。

友友们觉得需要补充的或者说需要探讨的欢迎评论区留言！大家一起学习进步