Linux下makefile工程管理

为什么要使用Make file？

试想一下，如果你只有几个源文件，那么手动执行下编译和链接是很快的事情，但如果是大型的项目，源文件可能成千上万个，如果手动去做那将是一项浩大的工程，甚至无法完成。那么有没有什么办法可以不用手动去做编译呢？Makefile就是在这样的背景下产生的。在Linux系统下，makefile是一种常用的构建工具，用于自动化构建和编译程序。它可以根据程序的依赖关系自动化执行编译和链接操作，从而简化了程序的构建过程，提高了开发效率。

Make file基本结构和语法

makefile的基本语法结构由以下三个部分组成：

1. 目标：表示要生成的文件或者要执行的操作，通常是一个可执行文件或者一个库文件。

2. 依赖：表示目标文件或者操作所依赖的文件或者操作。

3. 命令：表示要执行的操作，通常是编译、链接或者其他操作。

下面是一个简单的makefile示例：

```

target: dependency1 dependency2

command1

command2

```

其中，target表示要生成的目标文件，dependency1和dependency2表示target所依赖的文件，command1和command2表示要执行的操作。

在实际使用中，makefile的产量用法包括以下几个方面：

1. 编译程序：通过makefile可以自动化执行编译和链接操作，生成可执行文件。

2. 清理程序：通过makefile可以自动化执行清理操作，删除编译生成的文件。

3. 安装程序：通过makefile可以自动化执行安装操作，将程序安装到指定的目录中。

4. 单元测试：通过makefile可以自动化执行单元测试，验证程序的正确性。

下面通过一个简单的自我介绍小程序文件来演示makefile的实际用法：

Main.c： 主程序，调用各个子程序进行个人的介绍

Lucy.c： 露西，做自我介绍

Lily.c：莉莉，做自我介绍

Hellen.c：海伦，做自我介绍

代码分别如下：

main.c

lucy.c

lily.c

hellen.c

Makefile

接下来我们能只需要简单的敲一个make命令，那么整个的编译链接过程都会自动执行，结果会得到一个可执行文件: self_intro, 如下图所示：

我们来执行一下看看结果：

可见，main函数调用了各自文件里的子函数，完成了自我介绍工作。编译完成的结果，如果不想要了，只需要敲一下make clean命令就会自动完成，测试如下：

可见所有的.o 文件和可执行文件均已删除。

Make file变量的用法

Makefile预定义变量

Makefile的自动变量列表

Makefile自定义变量

1. 定义变量方法：
   变量名=变量值

例如：

src = main.c lucy.c lily.c hellen.c

objs = main.o lucy.o lily.o hellen.o
2）引用变量：
$(变量名）或 ${变量名}

例如：

gcc -c $src -o $objs

下面继续用刚才的例子演示变量的用法，改写的makefile如下：

再次执行make, ./self_intro, make clean 等，我们发现结果是一样的，如下所示：

Make file的规则

makefile的规则包括以下2个方面：

1. 隐性规则：makefile中隐性规则是根据文件的后缀名来确定目标文件的类型和生成方式。

2. 显式规则：通过显式规则可以指定目标文件的依赖关系和生成方式。

这部分内容可作为大家熟悉makefile基本用法后的提高内容，本文不做进一步阐述。但从本人经验来说，并不建议大家使用隐性规则，虽然可以简化makefile的书写，但可读性会差很多，尤其是在人员流动很快的当下，很多新手可能会无所适从。

好了，以上就是本文对于makefile基本用法的演示，希望能对大家起到抛砖引玉的作用。

谢谢大家！